Teknoloji Haberleri - Samsung 3D Stacked FET, yarı iletken endüstrisinin yıllardır karşı karşıya olduğu ölçekleme problemini aşabilecek en önemli gelişmelerden biri olarak gündeme geldi. Samsung Electronics’in yarı iletken araştırma merkezi bünyesinde geliştirilen yeni mimari, dünyanın en önemli yarı iletken etkinliklerinden biri kabul edilen VLSI Symposium 2026 kapsamında tanıtıldı. Şirketin çalışması yalnızca teknik başarısıyla değil, binin üzerinde araştırma arasından seçilerek konferansın en dikkat çeken çalışması haline gelmesiyle de sektörde geniş yankı uyandırdı.
Yarı iletken sektöründe son yirmi yılın temel hedefi daha küçük alana daha fazla transistör yerleştirmek oldu. Bu yaklaşım sayesinde işlemciler daha güçlü hale gelirken enerji verimliliği de sürekli gelişti. Ancak günümüzde üreticiler artık atomik ölçekteki fiziksel sınırlara yaklaşmış durumda. Her yeni üretim nesli daha pahalı hale gelirken performans kazanımları geçmiş yıllara kıyasla belirgin biçimde yavaşlıyor.
Samsung’un geliştirdiği yeni yaklaşım ise bu sorunu tamamen farklı bir bakış açısıyla çözmeye çalışıyor. Şirket, transistörleri yalnızca yatay düzlemde küçültmek yerine üçüncü boyuta taşıyarak dikey yönde istiflemeyi başardı. Böylece sektörün uzun süredir aradığı yeni ölçekleme yöntemi için somut bir adım atılmış oldu.
Yarı iletken sektörünün karşılaştığı en büyük duvar neydi?
Modern işlemcilerin içinde milyarlarca transistör bulunuyor. Bu mikroskobik yapılar elektronik dünyasının açma-kapama anahtarları olarak görev yapıyor. Akıllı telefonlardan yapay zeka hızlandırıcılarına kadar her dijital sistemin temelinde bu bileşenler yer alıyor.
Uzun yıllar boyunca üreticiler daha fazla performans elde etmek için transistörleri birbirine yaklaştırdı. Moore Yasası’nın onlarca yıl boyunca devam etmesinin arkasındaki temel mantık da buydu. Fakat belirli bir noktadan sonra komşu transistörler arasında yer alan yalıtım katmanları kritik seviyede incelmeye başladı.
Bu durum elektriksel kaçakları beraberinde getirdi. Normal şartlarda birbirinden tamamen bağımsız çalışması gereken transistörler, küçülen mesafeler nedeniyle birbirlerini etkilemeye başladı. Sonuç olarak güç tüketimi arttı, üretim karmaşıklaştı ve maliyetler yükseldi.
Özellikle 3 nm ve altındaki üretim süreçlerinde bu problemler çok daha görünür hale geldi. Sektörün lider şirketleri olan Samsung, Intel ve TSMC uzun süredir yeni nesil transistor mimarileri üzerinde çalışıyor. Çünkü geleneksel iki boyutlu küçültme yaklaşımı artık eskisi kadar verimli sonuçlar üretmiyor.
Çözüm artık yatay değil dikey büyümede aranıyor
Samsung’un geliştirdiği 3D Stacked FET mimarisinin temel mantığı aslında oldukça basit görünüyor. Günümüzde kullanılan CMOS tasarımlarında N tipi ve P tipi transistörler yan yana yerleştiriliyor. Yeni mimaride ise bu iki yapı üst üste konumlandırılıyor.
Bu yaklaşım şehirleşmeye benzetilebilir. Bir şehirde nüfus arttığında ilk aşamada binalar birbirine yaklaştırılır. Ancak boş arazi kalmadığında çözüm gökdelenler inşa etmektir. Samsung’un yaptığı da yarı iletken dünyasında benzer bir dönüşüm yaratmak.
Yatay düzlemde sıkışan transistörler artık yukarı doğru büyüyor. Böylece iki farklı transistörün kullandığı alan teorik olarak tek transistör alanına kadar düşürülebiliyor. Bunun anlamı ise aynı yüzey alanında çok daha yüksek transistör yoğunluğu demek.
Samsung’a göre bu teknoloji tamamen sıfırdan geliştirilmiş bağımsız bir mimari değil. Şirket, son yıllarda üretim hatlarında yaygınlaşmaya başlayan Gate-All-Around yani GAA teknolojisinin doğal evriminden söz ediyor.
Hatırlanacağı üzere Samsung, dünyada seri üretime geçen ilk GAA tabanlı üretim teknolojisini kullanan şirketlerden biri olmuştu. GAA yapısında elektrik akımı nanosheet adı verilen son derece ince yarı iletken kanallar üzerinden ilerliyor. Bu kanalların çok katmanlı biçimde üretilebilmesi ise dikey istifleme fikrinin önünü açıyor.
Bu nedenle sektör uzmanları yeni yapıyı çoğu zaman CFET yani Complementary FET yaklaşımının pratik bir uygulaması olarak değerlendiriyor. Intel ve TSMC gibi şirketler de benzer konseptler üzerinde çalışmalar yürütüyor olsa da Samsung’un gösterdiği yapı şu an için sektörün ulaştığı en agresif ölçekleme örneklerinden biri olarak kabul ediliyor.
42 nanometre ile kırılan yeni dünya rekoru
Samsung’un duyurusunda en fazla dikkat çeken detaylardan biri 42 nanometrelik gate pitch değeri oldu.
Gate pitch, iki komşu transistör kapısı arasındaki merkezden merkeze uzaklığı ifade ediyor. Bu değerin küçülmesi doğrudan daha yüksek transistör yoğunluğu anlamına geliyor. Başka bir ifadeyle aynı çip yüzeyine daha fazla işlem birimi yerleştirilebiliyor.
Samsung’un paylaştığı verilere göre daha önce kamuya açık olarak gösterilen en düşük gate pitch değeri 48 nanometre seviyesindeydi. Yeni araştırma ise bu sınırı 42 nanometreye kadar çekerek sektör için yeni bir referans noktası oluşturdu. Araştırma ekibi bunun fiziksel olarak üretilmiş bir transistor yapısında şimdiye kadar gösterilen en küçük değer olduğunu belirtiyor.
Bu başarı yalnızca rakamsal bir rekor anlamına gelmiyor. Çünkü birkaç nanometrelik küçülme bile milyarlarca transistörün yer aldığı modern işlemcilerde devasa yoğunluk avantajları yaratabiliyor.
İlk kez 3+3 nanosheet katmanlı yapı kullanıldı
Samsung’un çalışmasını farklı kılan bir diğer unsur ise transistör başına kullanılan nanosheet katman sayısı oldu.
Şirket, hem üst hem alt transistörde üçer adet nanosheet kanal kullandığını açıkladı. Böylece toplam altı nanosheet katmanına sahip yeni bir yapı ortaya çıktı. Daha önce kamuoyuna gösterilen CFET çalışmalarında çoğunlukla iki üst ve iki alt katmandan oluşan 2+2 tasarımlar bulunuyordu.
Samsung’un geliştirdiği 3+3 mimarisi ise bu alandaki en yüksek katman sayılarından biri olarak dikkat çekiyor. Bu sayede alan küçülürken akım taşıma kapasitesi korunabiliyor ve performans kaybı yaşanmıyor.
MDI yalıtımı ve RBC bağlantısı teknolojinin kaderini belirliyor
Samsung’un geliştirdiği mimaride dikkat çeken en kritik unsurlardan biri Middle Dielectric Isolation yani MDI olarak adlandırılan özel yalıtım katmanı oldu. Dikey olarak üst üste yerleştirilen transistörlerde en büyük risklerden biri elektriksel etkileşim oluşturması. Eğer üst katmandaki sinyaller alt katmanı etkilemeye başlarsa performans avantajı tamamen ortadan kalkabiliyor.
Samsung mühendisleri bu problemi çözmek için nanometre ölçeğinde son derece hassas bir dielektrik izolasyon katmanı geliştirdi. VLSI 2026 kapsamında paylaşılan teknik detaylara göre MDI yapısında farklı germanyum oranlarına sahip epitaksiyel katmanlar kullanıldı. Böylece üst ve alt transistörlerin birbirinden tamamen izole edilmesi mümkün hale geldi.
Bu noktada işin zorluğu çoğu kişinin düşündüğünden çok daha büyük. Çünkü birkaç atom seviyesindeki üretim hataları bile tüm yapının çalışmasını engelleyebiliyor. Modern yarı iletken üretiminde milyarlarca transistör aynı anda üretildiği için hata toleransı neredeyse sıfıra yakın seviyede bulunuyor.
Samsung’un ilk kez uyguladığı RBC yani RX Bounded Contact teknolojisi de araştırmanın öne çıkan başlıkları arasında yer aldı. RBC, üst ve alt transistörleri doğrudan dikey eksende birbirine bağlayan yeni nesil bağlantı yapısı olarak tanımlanıyor.
Geleneksel CFET tasarımlarında bağlantılar çoğunlukla yan taraftan dolaşan karmaşık yollar üzerinden sağlanıyordu. Bu yöntem daha fazla alan kullanıyor ve ölçekleme avantajını kısmen azaltıyordu. Samsung ise “I” şeklinde doğrudan aşağı inen bir bağlantı yapısı kullanarak alan verimliliğini artırmayı başardı. Şirket, RBC teknolojisini fiziksel olarak gösteren ilk yarı iletken üreticisi olduğunu belirtiyor.
3+3 nanosheet yaklaşımı neden bu kadar önemli?
Yarı iletken sektöründe performans yalnızca transistör sayısıyla ölçülmüyor. Bir transistörün ne kadar akım taşıyabildiği de aynı derecede önemli.
Samsung’un kullandığı 3+3 nanosheet mimarisi tam da bu noktada devreye giriyor. Üst tarafta üç, alt tarafta üç olmak üzere toplam altı nanosheet katmanından oluşan yapı, bugüne kadar gösterilen en agresif CFET tasarımlarından biri olarak değerlendiriliyor.
Buradaki amaç yalnızca daha küçük alan elde etmek değil. Aynı zamanda küçülen alan içerisinde performansı koruyabilmek. Çünkü transistör küçüldükçe akım taşıma kapasitesi de düşme eğilimine giriyor. Samsung’un çözümü ise daha fazla kanal kullanarak bu kaybı dengelemek oldu.
Bu gelişmenin özellikle yapay zeka işlemcileri açısından önemli olduğu belirtiliyor. Günümüzün büyük dil modelleri ve üretken yapay zeka sistemleri, her nesilde çok daha fazla hesaplama gücüne ihtiyaç duyuyor. Nvidia, AMD, Intel ve diğer üreticiler daha yüksek performans için sürekli daha fazla transistor kullanmak zorunda kalıyor.
Ancak mevcut ölçekleme yöntemleriyle bu büyüme sonsuza kadar sürdürülemiyor. İşte tam bu noktada 3D Stacked FET yaklaşımı devreye giriyor.
Yapay zeka çağının ihtiyaç duyduğu teknoloji olabilir
VLSI Symposium’un 2026 temasının “Yapay Zeka Sınırlarını VLSI Yenilikleriyle Genişletmek” olması tesadüf değil. Günümüzde veri merkezlerinin enerji tüketimindeki en büyük artış yapay zeka altyapılarından kaynaklanıyor. Daha güçlü modeller daha fazla işlem gücü ve daha yüksek enerji ihtiyacı anlamına geliyor.
Samsung’un değerlendirmesine göre dikey istifleme sayesinde aynı yüzey alanına teorik olarak iki kata yakın transistör yerleştirilebiliyor. Bu da gelecekte performans artışı sağlanırken enerji verimliliğinin de önemli ölçüde iyileşebileceği anlamına geliyor. Bazı senaryolarda güç verimliliğinde iki kata yaklaşan kazanımların mümkün olabileceği ifade ediliyor.
Özellikle veri merkezi işlemcileri, yapay zeka hızlandırıcıları, HPC sistemleri ve bulut altyapılarında bu tarz yoğunluk avantajları kritik önem taşıyor. Çünkü günümüzde performans kadar enerji maliyeti de belirleyici faktörlerden biri haline gelmiş durumda.
Nvidia’nın Blackwell mimarisi, AMD’nin Instinct serisi ve gelecekte geliştirilecek yapay zeka hızlandırıcıları düşünüldüğünde daha fazla transistor yoğunluğu sunan teknolojilere olan ihtiyaç her geçen yıl büyüyor.
Samsung için stratejik öneme sahip
Samsung son yıllarda yalnızca bellek tarafında değil, mantıksal yarı iletken teknolojilerinde de rekabet gücünü artırmaya çalışıyor. Şirketin GAA üretim teknolojisinde öncü rol üstlenmesi ve şimdi de 3D Stacked FET alanında dünya rekoru kırması, bu stratejinin önemli parçaları arasında yer alıyor.
Bugün için teknoloji araştırma aşamasında bulunuyor. Yakın vadede ticari ürünlerde kullanılması beklenmese de sektör uzmanları bu mimarinin 1 nm altı süreçlerde kritik rol oynayabileceğini değerlendiriyor. Intel, TSMC ve Samsung gibi üreticilerin gelecek on yıl boyunca benzer dikey transistor mimarilerine yönelmesi bekleniyor.
Yarı iletken endüstrisi yıllardır transistörleri küçültmeye odaklanıyordu. Samsung’un son gösterimi ise geleceğin yalnızca küçülmekten değil, yukarı doğru büyümekten geçtiğini ortaya koyuyor. Eğer teknoloji laboratuvar ortamından seri üretime taşınabilirse, yapay zeka çağının işlemcileri bugünkülerden çok daha yüksek yoğunluk, daha düşük güç tüketimi ve daha güçlü hesaplama kapasitesi sunabilir.
Bu teknolojinin önümüzdeki yıllarda ticari çiplere ne kadar hızlı adapte edileceği büyük merak konusu. Sizce dikey transistor mimarileri Moore Yasası’nın ömrünü uzatabilecek mi? Görüşlerinizi yorumlar bölümünde paylaşabilirsiniz. Teknoloji Haberleri - Teknoloji Medya - Telegram
Bu tarz gelişmeler ilk bakışta laboratuvar çalışması gibi görünüyor ama birkaç yıl sonra kullandığımız telefon ve bilgisayarların temelini oluşturuyor. Özellikle yapay zeka sistemlerinin enerji tüketimi sürekli artarken performansın yanında verimliliğe de odaklanılması önemli. Samsung’un bu alanda somut bir ilerleme göstermesi sektör açısından olumlu bir gelişme.
Yapay zeka tarafında sürekli daha güçlü donanımlara ihtiyaç duyuluyor. Mevcut üretim yöntemlerinin sınırlarına yaklaşılmışken bu tür yeni mimariler umut verici görünüyor. Seri üretime geçip geçemeyeceğini görmek gerekecek ancak teknik açıdan oldukça dikkat çekici bir çalışma olmuş.
Yıllardır işlemciler küçülüyor ama son dönemde ilerlemenin yavaşladığı hissediliyordu. Dikey istifleme yaklaşımı gerçekten başarılı olursa önümüzdeki yıllarda performans tarafında yeniden büyük sıçramalar görebiliriz. Özellikle veri merkezleri için ciddi avantaj sağlayabilecek bir teknoloji gibi duruyor.